- VHDL-Frontend (Parser, syntaktische und semantische Erkennung, sprachspezifische Transformationen)
- Testmustertransformation zwischen Syntheseebenen
- Partitionierung von Schaltungen auf FPGA-Boards
- Translator zur Umsetzung von VHDL auf andere Sprachen, unter anderem SystemC
- Weitere kleinere Projekte
Jeweils Durchführung des kompletten Entwicklungsvorgangs in ständigem Kontakt
mit dem Kunden, um die Produkte flexibel auf die sich ständig
fortentwickelnden Anforderungen auszurichten.
Kunden: 
Forschungszentrum Informatik Karlsruhe (FZI) und
Universität Tübingen, Technische Informatik
Projekte seit 1998, Dauer jeweils 1 bis 6 Monate